1. 根據(jù)Cockpit/ADAS/ADS的產(chǎn)品需求和規(guī)格，制定NPU的產(chǎn)品規(guī)格； 2. 負(fù)責(zé)NPU的Tensor/Vector核的微架構(gòu)設(shè)計(jì)，包含但不限于ISA定義、MAC陣列、核內(nèi)調(diào)度、分層memory等設(shè)計(jì)； 3. 負(fù)責(zé)NPU任務(wù)調(diào)度器設(shè)計(jì)，包含但不限于NPU的軟硬件接口、多核同步機(jī)制、多模型切分及調(diào)度機(jī)制、DMA管理機(jī)制、多chip聯(lián)合調(diào)度機(jī)制； 4. 負(fù)責(zé)NPU子系統(tǒng)的架構(gòu)設(shè)計(jì)； 5. 協(xié)助算法進(jìn)行AI算法和算子的分析； 6. 協(xié)助軟件團(tuán)隊(duì)完成toolchain的開(kāi)發(fā)； 任職要求： 1. 計(jì)算機(jī)、微電子等相關(guān)專(zhuān)業(yè)，碩士以上學(xué)歷； 2. 從事GPGPU/NPU/CPU/DSP架構(gòu)設(shè)計(jì)5年以上； 3. 熟悉計(jì)算機(jī)體系結(jié)構(gòu)，掌握并行計(jì)算原理，有ISA設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先； 4. 熟悉軟硬件接口，熟悉任務(wù)并行調(diào)度機(jī)制，熟悉模型切分機(jī)制； 5. 熟悉AI算法，掌握MLP/CNN/Transfromer等常見(jiàn)NN網(wǎng)絡(luò)的基礎(chǔ)原理； 6. 熟悉AI toolchain，掌握AI compiler分層編譯的原理，熟悉AI算子的底層實(shí)現(xiàn)； 7. 熟悉CHI/AMBA總線協(xié)議，熟悉NPU/GPU/DSP/CPU子系統(tǒng)的架構(gòu)設(shè)計(jì)。